![]() Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement
专利摘要:
Eine Ätzrate einer Nitrid-Linerschicht wird in Bezug auf eine Ätzrate einer Nitrid-Kappenschicht verbessert. Die Nitrid-Linerschicht wird an einem freiliegenden Abschnitt eines Substrats benachbart zu einer Stapelstruktur angeordnet, welche ebenfalls auf dem Substrat angeordnet ist. Die Nitrid-Kappenschicht wird auf der Stapelstruktur angeordnet. Eine Oxid-Abstandsschicht wird entlang von Seitenwänden der Stapelstruktur ausgebildet. Die Nitrid-Linerschicht wird strukturiert und geätzt, um zumindest eine Öffnung darin zum Substrat auszubilden, während die Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. 公开号:DE102004016705A1 申请号:DE200410016705 申请日:2004-04-05 公开日:2004-11-25 发明作者:John Benedict;Prakash C. Plano Dev;David M. Dobuzinski;Johnathan E. Faltermeier;Michael Maldei;Munir-Ud-Din Naeem;Rajesh Rengarajan;Thomas Dr. Rupp;Chienfan Yu 申请人:Infineon Technologies AG;International Business Machines Corp; IPC主号:H01L21-311
专利说明:
[0001] Dievorliegende Erfindung betrifft Speicherbauelemente und insbesonderedie Herstellung von Strukturen von dynamischen Speichern mit wahlfreiemZugriff (DRAM fürengl. dynamic random access memory) in einem Substrat. [0002] Halbleiterbauelementefür dynamischeSpeicher mit wahlfreiem Zugriff (DRAM) umfassen normalerweise einFeldgebiet von Speicherzellen, welche aus einer Mehrzahl von Speicherzellen,die in Reihen und Spalten angeordnet sind, ausgebildet wird, undumfassen eine Mehrzahl von Bitleitungen, sowie eine Mehrzahl vonWortleitungen, welche sich mit den Bitleitungen kreuzen. Jede Speicherzelledes Feldes ist am Kreuzungspunkt einer jeweiligen Wortleitung undeiner jeweiligen Bitleitung angeordnet und umfasst einen Kondensatorzum Speichern von Daten und einen Transistor, wie beispielsweiseeinen planaren oder vertikalen Metall-Oxid-Halbleiter-Transistor, zum Schalten.Die Wortleitung ist mit dem Gate-Anschluss des Schalttransistorsverbunden, und die Bitleitung ist mit dem Source- oder Drain-Anschlussdes Schalttransistors verbunden. Wenn der Transistor der Speicherzelledurch ein Signal auf der Wortleitung eingeschaltet wird, wird einDatensignal vom Kondensator der Speicherzelle an die Bitleitung, welchemit der Speicherzelle verbunden ist, oder von der Bitleitung, welchemit der Speicherzelle verbunden ist, an den Kondensator der Speicherzelle übertragen. [0003] WennDaten, die in einer der Speicherzellen gespeichert sind, zum Beispielauf eine der Bitleitungen gelesen werden, wird zwischen der Bitleitungder jeweiligen Speicherzelle und der Bitleitung einer anderen Speicherzelle,welche ein Bitleitungspaar bilden, eine Potenzialdifferenz erzeugt.Ein Bitleitungsleseverstärker,welcher in einem Unterstützungsgebietdes DRAMs angeordnet ist und mit dem Bitleitungspaar verbunden ist,liest und verstärktdie Potenzialdifferenz und überträgt die Datenvon den ausgewähltenSpeicherzellen an ein Datenleitungspaar. [0004] DieSpeicherkondensatoren der DRAMs werden normalerweise in tiefen Gräben ausgebildet, diein das Substrat geätztwerden. Eine Mehrzahl von Schichten aus leitenden und isolierendenMaterialien wird in den tiefen Gräben abgeschieden, um den Speicherkondensatorzu erzeugen. Die Transistoren des DRAM sind im Allgemeinen planareBauelemente, welche im Substrat oder in einer nachträglich ausgebildetenSchicht ausgebildet werden, und werden seitlich des Speicherkondensatorsangeordnet. Alternativ werden die Transistoren des DRAMs vertikaldirekt überdem Speicherkondensator im oberen Abschnitt des Grabens angeordnet,was Oberfläche spart,die Ausbildung kleiner dimensionierter Transistoren ermöglicht unddazu führt,dass mehr DRAM-Zellen auf einem einzelnen Chip angeordnet werden. [0005] EinVorteil von DRAMs gegenüberanderen Arten der Speichertechnologie sind ihre auf Grund der Einfachheitund der Skalierungseigenschaften der Speicherzelle niedrigen Kosten.Obwohl die DRAM-Speicherzelle auf einfachen Konzepten basiert, erforderntatsächlicherEntwurf und Realisierung solcher Zellen normalerweise eine hochkomplexe DRAM-Entwurfs- und Verfahrenstechnologie. [0006] EinTeil der Komplexitätdes Herstellungsprozesses eines DRAMs ist bedingt durch die Schwierigkeit,praktische und wiederholbare selektive Ätzverfahren bereitzustellen,zum Beispiel wenn ein Material von einem Gebiet des DRAMs zu entfernenist, währenddasselbe oder ein anderes Material, das auf einem anderen Gebietdes DRAMs angeordnet ist, verhältnismäßig unversehrtzu bleiben hat. Ein Beispiel füreinen solchen Verfahrensschritt ist der Ätzschritt für einen Bitleitungskontakt(CB fürengt. contact to bit line), bei welchem eine Nitrid-Linerschicht, dasauf dem Source- oder Drain-Gebietangeordnet ist, geätztwird. In derselben Zeit, in der die Nitrid-Linerschicht geätzt wird,muss die Nitrid-Kappenschicht auf dem Wortleitungsstapel über dem Gate-Gebietverhältnismäßig unversehrtbleiben, um elektrische Kurzschlüssezwischen der Wortleitung und der Bitleitung zu verhindern. Die Nitrid-Linerschichtwird jedoch mit einer verhältnismäßig langsamenRate geätzt,wohingegen die Nitrid-Kappenschicht auf dem Wortleitungsstapel miteiner viel schnelleren Rate geätztwird, so dass ein bedeutender Teil der verhältnismäßig dicken Nitrid-Kappenschichtin derselben Zeit entfernt wird, in der die verhältnismäßig dünne Nitrid-Linerschicht geätzt wird. Es ist daher schwierig,wiederholbare Bedingungen fürdas Ätzenzu erhalten, unter denen die dünneNitrid-Linerschicht entfernt wird, ohne ein Freilegen des Wortleitungsstapelszu riskieren, welches durch ein Entfernen der Nitrid-Kappenschicht verursachtwird. [0007] Esist daher wünschenswert,eine DRAM-Struktur und ein Herstellungsverfahren bereitzustellen,welche diese Probleme vermeiden. [0008] Dievorliegende Erfindung beinhaltet eine Oxid-Abstandsschicht entlang der Seitenwände der Gate-Struktur der Wortleitung,welche die Ätzrateder Nitrid-Linerschicht in Bezug auf die Ätzrate der Nitrid-Kappenschicht derGate-Struktur erhöht,so dass die Erosion der Nitrid-Kappenschicht der Gate-Struktur inder Zeit, in der die Nitrid-Linerschicht geätzt wird, verringert wird. [0009] Gemäß einemAspekt der Erfindung wird eine Ätzratefür eineNitrid-Linerschicht im Verhältnis zueiner Ätzratefür eineweitere Liner- oder Nitridschicht verbessert. Die Nitrid-Linerschichtist zumindest auf einem freiliegenden Abschnitt eines Substratsbenachbart zu einer Unterseite einer Stapelstruktur angeordnet,welche ebenfalls auf dem Substrat angeordnet ist. Die weitere Nitridschichtist auf der Stapelstruktur angeordnet. Eine Oxid-Abstandsschichtwird entlang von Seitenwändender Stapelstruktur ausgebildet. Die Nitrid-Linerschicht wird strukturiertund geätzt,um darin zumindest eine Öffnungzum Substrat auszubilden, währenddie weitere Nitridschicht unversehrt bleibt. [0010] Gemäß einemweiteren Aspekt der Erfindung wird eine Öffnung für einen Kontakt in einem Halbleitersubstratausgebildet. Eine Gate-Stapelstruktur wird auf einem Substrat ausgebildetund weist eine Nitrid-Kappenschichtals ihre oberste Schicht auf. Eine Nitrid-Linerschicht wird zumindest aufeinem freiliegenden Abschnitt des Substrats ausgebildet. Eine Isolationsschichtwird auf die Nitrid-Linerschicht zwischen der Gate-Stapelstrukturund einer weiteren Gate-Stapelstrukturabgeschieden und planarisiert. Die Isolationsschicht wird strukturiert undgeätzt,um zumindest eine Öffnungin der ersten Isolationsschicht zur Nitrid-Linerschicht auszubilden. EineOxid- Abstandsschichtwird in der Öffnungentlang von Seitenwändender Gate-Stapelstruktur ausgebildet. Freigelegte Abschnitte derNitrid-Linerschicht, welche unterhalb der Öffnung der Isolationsschichtliegen, werden geätzt,um zumindest eine Öffnungzum Substrat auszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. [0011] Gemäß einemanderen Aspekt der Erfindung wird eine Öffnung für einen Kontakt in einem Halbleitersubstratausgebildet. Eine Gate-Stapelstruktur wird auf einem Substrat ausgebildetund weist eine Nitrid-Kappenschichtals ihre oberste Schicht auf. Eine Nitrid-Linerschicht wird zumindestauf einem freiliegenden Abschnitt des Substrats ausgebildet. EineOxid-Abstandsschichtwird entlang von Seitenwändender Gate-Stapelstrukturausgebildet. Eine Isolationsschicht wird auf die Nitrid-Linerschichtzwischen der Gate-Stapelstrukturund einer weiteren Gate-Stapelstruktur abgeschieden und planarisiert. DieIsolationsschicht wird strukturiert und geätzt, um zumindest eine Öffnung inder ersten Isolationsschicht zur Nitrid-Linerschicht auszubilden.Freigelegte Abschnitte der Nitrid-Linerschicht, welche unterhalb der Öffnung derIsolationsschicht liegen, werden geätzt, um zumindest eine Öffnung zumSubstrat auszubilden, währenddie Nitrid-Kappenschichtim Wesentlichen unversehrt bleibt. [0012] Gemäß noch einemanderen Aspekt der Erfindung wird eine Öffnung für einen Kontakt in einem Halbleitersubstratausgebildet. Eine Gate-Stapelstruktur wird auf einem Substrat ausgebildetund weist zumindest eine leitende Schicht und eine Nitrid-Kappenschicht,welche auf der leitenden Schicht ausgebildet wird, als ihre obersteSchicht auf. Eine Nitrid-Abstandsschicht wird entlang von Seitenwänden derGate-Stapelstruktur ausgebildet. [0013] EineNitrid-Linerschicht wird auf einem freiliegenden Abschnitt des Substratsauf der Stapelstruktur füreinen Gate-Anschluss und entlang der Nitrid-Abstandsschicht ausgebildet. Eine Oxid-Abstandsschichtwird entlang eines Abschnitts der Nitrid-Linerschicht, welcher benachbartzur Nitrid-Abstandsschicht liegt, ausgebildet. Eine erste Isolationsschichtwird auf die Nitrid-Linerschicht zwischen der Gate-Stapelstrukturund einer weiteren Gate-Stapelstruktur abgeschieden, und die ersteIsolationsschicht wird planarisiert. Eine weitere Isolationsschichtwird auf der ersten Isolationsschicht abgeschieden, und eine Antireflex-Überzugsschicht (ARC für engl.antireflex coating) wird auf die weitere Isolationsschicht abgeschieden.Die Antireflex-Überzugsschichtwird strukturiert und geätzt,um zumindest eine Öffnungin der ARC-Schicht auszubilden. Freigelegte Abschnitte der weiterenIsolationsschicht, welche unterhalb der Öffnung in der RRC-Schicht liegen, werdengeätzt,um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden. Freigelegte Abschnitteder ersten Isolationsschicht, welche unterhalb der Öffnung inder weiteren Isolationsschicht liegen, werden geätzt, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden. Freigelegte Abschnitteder Nitrid-Linerschicht, welche unterhalb der Öffnung in der ersten Isolationsschichtliegen, werden geätzt,um zumindest eine Öffnungzum Substrat auszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. [0014] Gemäß einemweiteren Aspekt der Erfindung weist eine Struktur für ein Halbleiterbauelement zumindesteine darin ausgebildete Öffnungfür einen Kontaktauf, und sie weist eine Struktur auf, wie zuvor beschrieben. [0015] Dievorangehenden Aspekte, Merkmale und Vorteile der vorliegenden Erfindungsind besser einzuschätzen,wenn sie unter Bezugnahme auf die folgende Beschreibung der bevorzugtenAusführungsformenund beiliegenden Zeichnungen betrachtet werden. [0016] Die 1 ist eine schematischeDarstellung, welche eine Speicherzelle und die Wortleitungs- und Bitleitungskontaktedarstellt. [0017] Die 2A bis 2D sind Darstellungen im Querschnitt,welche verschiedene Schritte in einem bekannten Verfahren zum Ausbildenund Ätzender Nitrid-Linerschichtdarstellen. [0018] Die 3A bis 3D sind Darstellungen im Querschnitt,welche einen Abschnitt eines DRAMs bei verschiedenen Schritten einesVerfahrens gemäß der Erfindungdarstellen. [0019] Die 4A bis 4C sind Darstellungen im Querschnitt,welche einen Abschnitt eines DRAMs bei verschiedenen Schritten einesanderen Verfahrens gemäß der Erfindungdarstellen. [0020] 1 ist eine schematischeDarstellung, welche eine bekannte Speicherzelle veranschaulicht. DieZelle umfasst einen Kondensator zur Ladungsspeicherung 22,welcher eine Platte aufweist, die an eine Referenzspannung angeschlossenist, welche normalerweise auf Masse oder auf der halben Bitleitungsspannungliegt, und welcher seine andere Platte derart aufweist, dass siemit dem Source-Anschluss eines Durchgangstransistors 24 verbunden ist.Der Drain-Anschluss des Durchgangstransistors 24 ist miteiner Bitleitung 6 verbunden, und der Gate-Anschluss desDurchgangstransistors ist an die Wortleitung 4 gekoppelt.Vorzugsweise ist der Speicherkondensator 22 innerhalb einestiefen Grabens (nicht dargestellt) ausgebildet, und der Source-Anschlussdes Durchgangstransistors kann gleichermaßen in dem tiefen Graben ausgebildetsein. Wenn Planartransistoren verwendet werden, sind die Gate-Anschlüsse unddie Drain-Gebiete innerhalb der oberen Fläche des Substrats ausgebildet.Alternativ werden Vertikaltransistoren verwendet, in welchen derGate-Anschluss desDurchgangstransistors innerhalb einer oberen Region des tiefen Grabens ausgebildetist und das Drain-Gebiet normalerweise in einem oberen Abschnittdes Substrats ausgebildet ist. [0021] 2A bis 2D veranschaulichen verschiedene Schritte,welche Teil eines bekannten Verfahrens zur Ausbildung einer DRRM-Schaltungsind. 2A veranschaulichteine Stapelstruktur füreine Wortleitung, welche auf einem Halbleitersubstrat 100 ausgebildetist und mit dem Gate-Anschluss des Planartransistors (nicht dargestellt)Kontakt herstellt. Die Stapelstruktur für eine Wortleitung umfasstnormalerweise eine oder mehr leitende Schichten, wie beispielsweisedie Polysiliziumschichten 102 und 104, und zumindesteine hochschmelzende Metallschicht 106, beispielsweiseaus Wolframsilizid (WSi). Eine Schicht aus Siliziumnitrid (SiN) 108,die als eine Gate-Kappenschicht bekannt ist, wird auf der Metallschicht 106 ausgebildet.Die Schichten werden auf eine bekannte Art und Weise abgeschieden,strukturiert und geätzt,um die dargestellte Stapelstruktur für eine Wortleitung auszubilden.Dann kann ein Schritt des Implementierens von Ionen in den Gebietenzwischen den Strukturen fürWortleitungen ausgeführt werden. [0022] Dannwerden, wie in 2B zusehen ist, Siliziumnitrid-Abstandsschichten 110 auf denSeitenwändender Wortleitungsstapel ausgebildet, und eine weitere Innenimplantationkann durchgeführtwerden. Die Siliziumnitrid-Abstandsschichten 110 der Seitenwände werdenauf eine bekannte Art und Weise ausgebildet, und zwar normalerweisedurch Abscheiden von Siliziumnitrid auf das Halbleitersubstrat undauf die Seitenwändeder Wortleitungsstapel und entlang davon und anschließendes anisotropes Ätzen desSiliziumnitrids von oberhalb der Wortleitungsstapel und des Halbleitersubstrats,währendSiliziumnitrid auf den Seitenwändender Wortleitungsstapel zurückgelassenwird. [0023] AlsNächsteswird, wie in 2C zu sehen ist,eine Siliziumnitrid-Linerschicht 120 auf das Halbleitersubstrat,auf die Abstandsschichten an den Seitenwänden und auf den Gate-Wortleitungsstapelabgeschieden. Das Gebiet zwischen den Wortleitungsstapeln wird dannmit einem dotierten Oxid, zum Beispiel bor/phosphordotiertem Silikatglas,gefüllt,und die Oberflächewird zum Beispiel durch chemisch-mechanischesPolieren (CMP) planarisiert. Eine zusätzliche Oxidschicht 124,zum Beispiel Tetraethylorthosilikat, wird dann abgeschieden. [0024] Anschließend werdeneine Antireflex-Überzugsschicht(ARC) und eine Photolackschicht (nicht dargestellt) abgeschiedenund strukturiert. Die strukturierten Schichten werden dann verwendet,um ein Ätzender zusätzlichenOxidschicht 124 und der dotierten Oxidschicht 122 zumaskieren. Dann werden die freigelegten Abschnitte der Siliziumnitrid-Linerschicht 120 geätzt, umdie Gebiete des Halbleitersubstrats freizulegen, welche mit denBitleitungen Kontakt herstellen sollen. Wie in 2D zu sehen ist, verursacht das Ätzen derSiliziumnitrid-Linerschicht 120 jedoch auch eine bedeutendeErosion in der Gate-Kappenschicht aus Nitrid 108. Die Erosionder Gate-Kappenschicht aus Nitrid 108 verringert die effektiveIsolation zwischen den leitenden Schichten des Wortleitungsstapelsund der anschließendabgeschiedenen leitenden Bitleitungsschichten und verursacht möglicherweiseeinen elektrischen Kurzschluss zwischen dem Leiter der Wortleitungund dem Leiter der Bitleitung, wenn genügend Nitrid der Gate-Kappenschicht entferntwird, um die Wortleitungsleiter freizulegen. Obwohl die Siliziumnitrid-Linerschichtnormalerweise eine Dicke von etwa 100 Å aufweist und die Gate-Kappenschichtaus Nitrid wesentlich dicker als die Siliziumnitrid-Linerschichtist, ist die Ätzrateder Gate-Kappenschicht aus Nitrid, welche an der Oberseite des Wortleitungsstapelsangeordnet ist, unverhältnismäßig höher alsdie Ätzrate derSiliziumnitrid-Linerschicht,welche an der Unterseite der Öffnungfür denBitleitungskontakt angeordnet ist. [0025] Dievorliegende Erfindung löstdas Problem, welches durch die langsamere Ätzrate der Nitrid-Linerschicht,die an der Unterseite der Öffnungfür den Bitleitungskontaktangeordnet ist, verursacht wird, durch Einbeziehen einer zusätzlichenOxid-Abstandsschicht entlang der Seitenwände des Wortleitungsstapels.Das Vorhandensein der Oxid-Abstandsschicht erhöht die Ätzrate der Nitrid-Linerschicht,so dass im Wesentlichen die ganze Nitrid-Linerschicht von der Unterseiteder Öffnungfür denBitleitungskontakt ohne bedeutende Erosion der Gate-Kappenschichtaus Nitrid entfernt wird. [0026] Die 3A bis 3D veranschaulichen ein Beispiel einesVerfahrens gemäß der Erfindung.Obwohl ein Verfahren fürdie Herstellung von Planartransistoren hierin beschrieben wird,ist die Erfindung auf ähnlicheWeise auf Verfahren fürdie Herstellung von anderen Bauelementen, wie beispielsweise Vertikaltransistorenin tiefen Gräben,anwendbar. [0027] Zunächst wird,wie in 3A zu sehen ist, eineStapelstruktur füreine Wortleitung auf eine bekannte Art und Weise auf den Gate-Gebietenausgebildet. Der Wortleitungsstapel umfasst eine oder mehr Polysiliziumschichten 202, 204,auf welchen zumindest eine hochschmelzende Metallschicht 206 ausgebildetwird, auf welcher wiederum eine Gate-Kappenschicht 208 ausSiliziumnitrid oder einem anderen Nitrid ausgebildet wird. Dannwerden an den SeitenwändenAbstandsschichten 210 aus Siliziumnitrid oder einem anderenNitrid auf eine bekannte Art und Weise ausgebildet, und eine Linerschicht 220 ausSiliziumnitrid oder einem anderen Nitrid wird auf die Gate-Kappenschichtaus Nitrid 208, entlang der Seitenwände der Nitrid-Abstandsschichten 210 unddes Halbleitersubstrats 200 abgeschieden. Ionenimplantationenin das Halbleitersubstrat 200 können vor und/oder nach derAusbildung der an den Seitenwändengelegenen Nitrid-Abstandsschichten 210 durchgeführt werden. [0028] AlsNächsteswerden gemäß der Erfindung anden SeitenwändenOxid-Abstandsschichten 230 ausgebildet, wie in 3B zu sehen ist. Normalerweisewird eine Schicht aus Siliziumdioxid, TEOS oder einem anderen Oxidauf die Nitrid-Linerschicht 220 abgeschieden und dann einanisotroper Ätzschrittausgeführt,um das Oxid von oberhalb der Abschnitte der Nitrid-Linerschicht,welche auf dem Gate-Stapel der Wortleitung sind, zu entfernen, wodurchvertikale Restabschnitte entlang der Seiten des Stapels der Wortleitungzurückgelassenwerden. Die Oxid-Abstandsschichten können alternativ auf eine andereArt und Weise ausgebildet werden. [0029] AlsNächsteswerden, wie in 3C zusehen ist, die Gebiete zwischen der Stapelstruktur für die Wortleitungmit einem dotierten Oxid 222, zum Beispiel BPSG, gefüllt, dieOberseite der dotierten Oxidschicht 222 wird zum Beispielunter Verwendung von CMP planarisiert, und eine weitere Oxidschicht 224,zum Beispiel TEOS, wird abgeschieden. Dann werden eine ARC-Schicht(nicht dargestellt) und eine Photolackschicht abgeschieden, strukturiertund geätzt,und die weitere Oxidschicht 224 und die dotierte Oxidschicht 222 werdengeätzt,wobei die strukturierte RRC-Schicht und wahlweise die strukturiertePhotolackschicht als Ätzmaskeverwendet wird. [0030] Danachwird der Abschnitt der Nitrid-Linerschicht, welcher an der Unterseiteder Öffnungfür denBitleitungskontakt (CB) angeordnet ist, geätzt. Wie in 3D zu sehen ist, erhöht das Vorhandensein der anden Seitenwändengelegenen Oxid-Abstandsschicht 230 die Ätzrate des Abschnitts der Nitrid-Linerschicht,welcher an der Unterseite der CB-Öffnung angeordnet ist. Normalerweisewird praktisch der ganze Abschnitt der Nitrid-Linerschicht, der an der Unterseiteder CB-Öffnungangeordnet ist, entfernt, bevor es irgendeine bedeutende Erosion derGate-Kappenschicht aus Nitrid 208 gibt. [0031] AlsBeispiel wird eine 120 Å dickeSchicht aus Siliziumnitrid als die Nitrid-Linerschicht in dem zuvorbeschriebenen Verfahren abgeschieden. Eine 75 Å dickeOxid-Schutzschicht kann vor dem Abscheiden der Siliziumnitrid-Linerschichtabgeschieden werden. [0032] Dannwird an der Seitenwand die Oxid-Abstandsschicht ausgebildet, indemzuerst eine 100 bis 200 Å dickeTEOS-Schicht auf die Nitrid-Linerschicht in einer Ozonatmosphäre mit 45mTorr bei 400°Cabgeschieden wird. Die Schicht wird dann unter Verwendung einesVerfahrens fürreaktives Ionenätzen (RIEfür eng.reactive ion etch) mit einer Oxid-zu-Oxid-Selektivität von vorzugsweise10:1 so geätzt,dass Abstandsschichten nur auf den Seitenwänden zurückbleiben. Das RIE-Verfahren wird zum Beispielunter Verwendung von C4F8,das mit einer Strömungsgeschwindigkeitvon 25 cc/min zugeführt wird,CO, das mit einer Strömungsgeschwindigkeit von300 cc/min zugeführtwird, und Ar, das mit einer Strömungsgeschwindigkeitvon 380 cc/min zugeführt wird,bei einem Kammerdruck von 42 mTorr durchgeführt, und es wird bei 1.700W Leistung und einer Temperatur von 60°C geätzt. [0033] AlsNächsteswird eine 3.000 Å dicke BPSG-Schichtabgeschieden und planarisiert, wie zuvor beschrieben, und eine 4.000 Å dicke TEOS-Schichtund eine 900 Å dickeARC-Schicht werden auf zuvor beschriebene Art und Weise abgeschieden.Der ARC wird unter Verwendung eines 60 Sekunden langen RIE-Schrittsbei 60°C,120 W und 18 mTorr geätzt,wobei Reagenzgase mit Strömungsgeschwindigkeitenvon 20 cc/min fürO2, 30 cc/min für CO und 100 cc/min für N2 verwendet werden. Als Nächstes erfolgt TEOS-Ätzen, wobei16 cc/min C4F8, 300c/min CO, 380 cc/min Ar und 5 cc/min O2 beieinem Druck von 58 mTorr, 1.700 W Leistung und einer Temperaturvon 60°C60 Sekunden lang verwendet werden. Dann wird das BPSG in einer Atmosphäre von 7cc/min C4F8, 4 cc/minCH2F2 und 600 cc/minAr bei einem Druck von 55 mTorr und 1.500 W Leistung 90 Sekundenlang bei 60°Cgeätzt.Die Nitrid-Linerschicht und ein Abschnitt der Oxid- Abstandsschicht werdendann in einer Atmosphärevon 25 cc/min CHF3 und 40 cc/min O2 bei einem Druck von 40 mTorr und 120 WLeistung 15 Sekunden lang geätzt.Danach wird das Restoxid in einer Atmosphäre von 10 cc/min CHF3 und 45 cc/min O2 beieinem Druck von 150 mTorr und bei 80 W Leistung 16 Sekunden lang geätzt. [0034] Die 4A bis 4C veranschaulichen ein anderes Beispieleines Verfahrens gemäß der Erfindung.Die anfänglichenSchritte des Verfahrens bis einschließlich des Strukturierens und Ätzens derzusätzlichenOxidschicht und der dotierten Oxidschicht sind dieselben wie jene,welche zuvor unter Bezugnahme auf die 2A bis 2C beschrieben wurden. Bevorjedoch die Nitrid-Linerschichtgeätztwird, werden an den SeitenwändenOxid-Abstandsschichten ausgebildet. Die Oxid-Abstandsschichten erhöhen die Ätzrate derNitrid-Linerschichtderart, dass im Wesentlichen die ganze Nitrid-Linerschicht an der Unterseiteder Öffnungfür denBitleitungskontakt ohne bedeutendes Erodieren der Nitrid-Kappenschichtfür einenGate-Anschluss entfernt wird. [0035] Zunächst werden,wie in 4A zu sehen ist,ein Wortleitungsstapel, welcher eine oder mehrere Polysiliziumschichten 202, 204 umfasst,zumindest eine hochschmelzende Metallschicht 406 und eineGate-Kappenschicht 408 ausSiliziumnitrid oder einem anderen Nitrid ausgebildet. An den Seitenwänden werdenAbstandsschichten 410 aus Siliziumnitrid oder einem anderenNitrid dann ausgebildet, und eine Linerschicht 420 ausSiliziumnitrid oder einem anderen Nitrid wird abgeschieden. Dannwerden die Gebiete zwischen der Stapelstruktur für eine Wortleitung mit einerBPSG-Schicht 422 odereiner anderen dotierten Oxidschicht gefüllt und planarisiert, wonacheine weitere Oxid schicht 424, zum Beispiel TEOS, und eineARC-Schicht (nicht dargestellt) abgeschieden werden. Die ARC-Schicht, die weitere Oxidschichtund die dotierte Oxidschicht werden dann strukturiert und geätzt, wiezuvor beschrieben, um CB-Öffnungenzur Nitrid-Linerschicht 420 auszubilden.Dann werden, wie in 4B zusehen ist, an den SeitenwändenOxid-Abstandsschichten 430 durchAbscheiden einer Oxidschicht auf alle freiliegenden Oberflächen undanschließendesanisotropes Ätzendes Oxids, um nur die Abstandsschichten übrig zu lassen, ausgebildet. [0036] Danachwird, wie in 4C zu sehen,die Nitrid-Linerschichtan der Unterseite der Öffnunggeätzt.Im Wesentlichen der ganze Abschnitt der Nitrid-Linerschicht, der an der Unterseiteder Öffnung vorhandenist, wird entfernt, bevor es irgendeine bedeutende Erosion in derGate-Kappenschicht aus Nitrid gibt, da die an den Seitenwänden gelegenen Oxid-Abstandsschichten 430 die Ätzrate derNitrid-Linerschichtan der Unterseite der Öffnungerhöhen. [0037] ZumBeispiel werden die Definitions- und Ätzschritte unter Verwendungdenselben Bedingungen ausgeführt,wie sie unter Bezug auf das vorhergehende Beispiel beschrieben wurden. [0038] Vorteilhafterweisewird die Ätzrateder Siliziumnitrid-Linerschichtan der Unterseite der CB-Öffnungwesentlich erhöht,wodurch die Zeit verkürzt wird,die benötigtwird, um die CB-Öffnungauszubilden, währenddie Integritätder Gate-Kappenschicht aus Nitrid im Wesentlichen aufrechterhaltenwird. Folglich wird eine bessere effektive Isolation zwischen derWortleitung und der Bitleitung bereitgestellt, und die elektrischenKurz schlüssevon Wortleitung zu Bitleitung werden vermieden. [0039] Obwohldie Erfindung hierin unter Bezugnahme auf konkrete Ausführungsformenbeschrieben wurde, versteht es sich von selbst, dass diese Ausführungsbeispielelediglich die Grundsätzeund Anwendungen der vorliegenden Erfindung veranschaulichen. Esversteht sich daher von selbst, dass zahlreiche Modifikationen anden erläuterndenAusführungsformenvorgenommen werden könnenund dass andere Anordnungen entwickelt werden können, ohne sich vom Geist undRahmen der vorliegenden Erfindung, wie durch die angehängten Ansprüche definiert,zu entfernen.
权利要求:
Claims (55) [1] Verfahren zur Verbesserung einer Ätzrate einerNitrid-Linerschicht in Bezug auf eine Ätzrate einer weiteren Nitridschicht,wobei die Nitrid-Linerschicht zumindestauf einem freigelegten Abschnitt eines Substrats angeordnet ist,der benachbart zu einer Unterseite einer Stapelstruktur ist, dieebenfalls auf dem Substrat angeordnet ist, und die weitere Nitridschichtauf der Stapelstruktur angeordnet ist und das Verfahren umfasst: Ausbildeneiner Oxid-Abstandsschicht entlang von Seitenwänden der Stapelstruktur; und Strukturierenund Ätzender Nitrid-Linerschicht, um zumindest eine Öffnung darin zum Substrat auszubilden,währenddie weitere Nitridschicht im Wesentlichen unversehrt bleibt. [2] Verfahren nach Anspruch 1, wobei die Oxid-Abstandsschicht Tetraethylorthosilikatumfasst. [3] Verfahren nach Anspruch 1 oder 2, wobei der Schrittdes Ausbildens einer Oxid-Abstandsschicht umfasst: Abscheiden einerOxidschicht und anisotropes Ätzenvon Abschnitten der Oxidschicht, welche auf der Nitrid-Linerschichtund auf der Gate-Stapelstrukturliegen. [4] Verfahren nach einem der Ansprüche 1 bis 3, welches fernerAbscheiden einer ersten Isolationsschicht auf der Nitrid-Linerschichtzwischen der Gate-Stapelstruktur und einer weiteren Gate-Stapelstruktur undPlanarisieren derselben vor dem Ausbilden der Oxid-Abstandsschichtumfasst, wobei die erste Isolationsschicht strukturiert und geätzt wird, umzumindest eine Öffnungzur Nitrid-Linerschicht auszubilden. [5] Verfahren nach Anspruch 4, welches zusätzlich Abscheideneiner weiteren Isolationsschicht auf der ersten Isolationsschichtvor dem Ausbilden der Oxid-Abstandsschicht umfasst. [6] Verfahren nach Anspruch 5, welches zusätzlich Abscheideneiner Antireflex-Überzugsschichtauf der weiteren Isolationsschicht vor dem Ausbilden der Oxid-Abstandsschichtumfasst. [7] Verfahren nach Anspruch 6, welches zusätzlich Strukturierenund Ätzender Antireflex-Überzugsschicht,um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden, Ätzenvon freigelegten Abschnitten der weiteren Isolationsschicht, welcheunterhalb der Öffnungin der Antireflex-Überzugsschichtliegen, um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden, und Ätzen vonfreigelegten Abschnitten der ersten Isolationsschicht, welche unterhalbder Öffnungin der weiteren Isolationsschicht liegen, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden, vor dem Ausbilden derOxid-Abstandsschicht umfasst. [8] Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement,wobei das Verfahren umfasst: Ausbilden einer Gate-Stapelstrukturauf einem Substrat, wobei die Gate-Stapelstruktur eine Nitrid-Kappenschicht alsihre oberste Schicht aufweist; Ausbilden einer Nitrid-Linerschichtauf zumindest einem freiliegenden Abschnitt des Substrats; Ausbildeneiner Oxid-Abstandsschicht entlang von Seitenwänden der Gate-Stapelstruktur; Abscheideneiner Isolationsschicht auf der Nitrid-Linerschicht zwischen der Gate-Stapelstrukturund einer weiteren Gate-Stapelstruktur und Planarisieren derselben; Strukturierenund Ätzender Isolationsschicht, um zumindest eine Öffnung in der ersten Isolationsschicht zurNitrid-Linerschicht auszubilden; und Ätzen von freigelegten Abschnittender Nitrid-Linerschicht,welche unterhalb der Öffnungin der Isolationsschicht liegen, um zumindest eine Öffnung zum Substratauszubilden, währenddie weitere Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. [9] Verfahren nach Anspruch 8, wobei die Gate-Stapelstrukturzumindest eine leitende Schicht umfasst und die Nitrid-Kappenschichtauf der leitenden Schicht ausgebildet wird. [10] Verfahren nach Anspruch 8 oder 9, welches zusätzlich Ausbildeneiner Nitrid-Abstandsschicht entlang von Seitenwänden der Gate-Stapelstruktur vordem Ausbilden der Nitrid-Linerschicht umfasst. [11] Verfahren nach einem der Ansprüche 8 bis 10, wobei die Nitrid-Linerschichtauf freiliegenden Abschnitten des Substrats, auf der Gate-Stapel strukturund entlang von Seitenwändender Gate-Stapelstrukturausgebildet wird und die Oxid-Abstandsschichtentlang eines Abschnitts der Nitrid-Linerschicht, welcher benachbartzur Gate-Stapelstruktur liegt,ausgebildet wird. [12] Verfahren nach einem der Ansprüche 8 bis 11, wobei die Oxid-AbstandsschichtTetraethylorthosilikat umfasst. [13] Verfahren nach einem der Ansprüche 8 bis 12, wobei der Schrittdes Ausbildens einer Oxid-Abstandsschichtumfasst: Abscheiden einer Oxidschicht und anisotropes Ätzen vonAbschnitten der Oxidschicht, welche auf der Nitrid-Linerschichtund auf der Gate-Stapelstruktur liegen. [14] Verfahren nach einem der Ansprüche 8 bis 13, wobei die ersteIsolationsschicht ein dotiertes Oxid umfasst. [15] Verfahren nach einem der Ansprüche 8 bis 14, wobei die ersteIsolationsschicht mit Bor/Phosphor dotiertes Silikatglas umfasst. [16] Verfahren nach einem der Ansprüche 8 bis 15, welches zusätzlich Abscheideneiner weiteren Isolationsschicht auf der ersten Isolationsschichtumfasst. [17] Verfahren nach Anspruch 16, welches zusätzlich Abscheideneiner Antireflex-Überzugsschichtauf die weitere Isolationsschicht umfasst. [18] Verfahren nach Anspruch 17, wobei der Schritt desStrukturierens und ÄtzensStrukturieren und Ätzen derAntireflex-Überzugsschicht,um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden, Ätzenvon freigelegten Abschnitten der weiteren Isolationsschicht, welcheunterhalb der Öffnungin der Antireflex-Überzugsschicht liegen,um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden, und Ätzen vonfreigelegten Abschnitten der ersten Isolationsschicht, welche unterhalbder Öffnungin der weiteren Isolationsschicht liegen, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden, umfasst. [19] Verfahren nach einem der Ansprüche 16 bis 18, wobei die weitereIsolationsschicht Tetraethylorthosilikat umfasst. [20] Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement;wobei das Verfahren umfasst: Ausbilden einer Gate-Stapelstrukturauf einem Substrat, wobei die Gate-Stapelstruktur zumindest eine leitendeSchicht aufweist und eine Nitrid-Kappenschicht,welche auf der leitenden Schicht ausgebildet wird, als ihre obersteSchicht aufweist; Ausbilden einer Nitrid-Abstandsschicht entlangvon Seitenwändender Gate-Stapelstruktur; Ausbilden einer Nitrid-Linerschichtauf einem freiliegenden Abschnitt des Substrats, auf der Gate-Stapelstrukturund entlang der Nitrid-Abstandsschicht; Ausbildeneiner Oxid-Abstandsschicht entlang eines Abschnitts der Nitrid-Linerschicht,welcher benachbart zur Nitrid-Abstandsschicht liegt; Abscheideneiner ersten Isolationsschicht auf die Nitrid-Linerschicht zwischender Gate-Stapelstruktur undeiner weiteren Gate-Stapelstruktur; Planarisierender ersten Isolationsschicht; Abscheiden einer weiteren Isolationsschichtauf die erste Isolationsschicht; Abscheiden einer Antireflex-Überzugsschichtauf die weitere Isolationsschicht; Strukturieren und Ätzen derAntireflex-Überzugsschicht,um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden; Ätzenvon freigelegten Abschnitten der weiteren Isolationsschicht, welcheunterhalb der Öffnungin der Antireflex-Überzugsschichtliegen, um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden; Ätzen vonfreigelegten Abschnitten der ersten Isolationsschicht, welche unterhalbder Öffnungin der weiteren Isolationsschicht liegen, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden; und Ätzen vonfreigelegten Abschnitten der Nitrid-Linerschicht, welche unterhalb der Öffnung inder ersten Isolationsschicht liegen, um zumindest eine Öffnung zumSubstrat auszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. [21] Halbleiterbauelementstruktur mit zumindest einerdarin ausgebildeten Öffnungfür einenKontakt; wobei die Halbleiterbauelementstruktur umfasst: eineGate-Stapelstruktur, welche auf einem Substrat ausgebildet ist,wobei die Gate-Stapelstruktur eine Nitrid-Kappenschicht als ihreoberste Schicht aufweist; eine Nitrid-Linerschicht, welchezumindest auf freiliegenden Abschnitten des Substrats ausgebildetist; eine Oxid-Abstandsschicht, welche entlang von Seitenwänden derGate-Stapelstruktur ausgebildet ist; und eine planarisierteIsolationsschicht, welche auf die Nitrid-Linerschicht zwischen derGate-Stapelstruktur undeiner weiteren Gate-Stapelstrukturabgeschieden ist, wobei die Isolationsschicht strukturiert und geätzt wird,um zumindest eine Öffnungzur Nitrid-Linerschicht auszubilden; und die freigelegten Abschnitteder Nitrid-Linerschicht, welcheunterhalb der Öffnungin der Isolationsschicht liegen, geätzt sind, um zumindest eine Öffnung zum Substratauszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt sind. [22] Halbleiterbauelementstruktur nach Anspruch 21, wobeidie Gate-Stapelstruktur zumindest eine leitende Schicht umfasstund die Nitrid-Kappenschicht auf der leitenden Schicht als ihreoberste Schicht ausgebildet ist. [23] Halbleiterbauelementstruktur nach Anspruch 21 oder22, welche ferner eine Nitrid-Abstandsschicht umfasst, welche entlangvon Seitenwänden derGate-Stapelstrukturvor dem Ausbilden der Nitrid-Linerschichtausgebildet ist. [24] Halbleiterbauelementstruktur nach einem der Ansprüche 21 bis23, wobei die Nitrid-Linerschicht auf den freiliegenden Abschnittendes Substrats, auf der Gate-Stapelstruktur und entlang von Seitenwänden derGate-Stapelstruktur ausgebildet ist; und die Oxid-Abstandsschichtentlang eines Abschnitts der Nitrid-Linerschicht, welcher benachbartzur Gate-Stapelstruktur liegt, ausgebildet ist. [25] Halbleiterbauelementstruktur nach einem der Ansprüche 21 bis24, wobei die Oxid-Abstandsschicht Tetraethylorthosilikat umfasst. [26] Halbleiterbauelementstruktur nach einem der Ansprüche 21 bis25, wobei die Isolationsschicht ein dotiertes Oxid umfasst. [27] Halbleiterbauelementstruktur nach einem der Ansprüche 21 bis26, wobei die Isolationsschicht mit Bor/Phosphor dotiertes Silikatglasumfasst. [28] Halbleiterbauelementstruktur nach einem der Ansprüche 21 bis27, welche zusätzlicheine weitere Isolationsschicht umfasst, die auf die erste Isolationsschichtabgeschieden ist; wobei freigelegte Abschnitte der ersten Isolationsschicht,welche unterhalb zumindest einer Öffnung in der weiteren Isolationsschichtliegen, geätztsind, um zumindest eine Öffnungin der ersten Isolationsschicht auszubilden. [29] Halbleiterbauelementstruktur nach Anspruch 28, welcheferner eine Antireflex-Überzugsschicht umfasst,die auf die weitere Isolationsschicht abgeschieden ist, wobei dieAntireflex-Überzugsschicht strukturiertund geätztist, um zumindest eine Öffnung inder Antireflex-Überzugsschichtauszubilden, und freigelegte Abschnitte der weiteren Isolationsschicht, welcheunterhalb zumindest einer Öffnungin der Antireflex-Überzugsschichtliegen, geätztsind, um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden. [30] Halbleiterbauelementstruktur nach Anspruch 28 oder29, wobei die weitere Isolationsschicht Tetraethylorthosilikat umfasst. [31] Halbleiterbauelementstruktur mit zumindest einerdarin ausgebildeten Öffnungfür einenKontakt; wobei die Halbleiterbauelementstruktur umfasst: eineGate-Stapelstruktur, welche auf einem Substrat ausgebildet ist,wobei die Gate-Stapelstruktur zumindest eine leitende Schicht aufweist undeine Nitrid-Kappenschicht, welche auf der leitenden Schicht gebildetist, als ihre oberste Schicht aufweist; eine Nitrid-Abstandsschicht,welche entlang von Seitenwändender Gate-Stapelstruktur ausgebildet ist; eine Nitrid-Linerschicht,welche auf freiliegenden Abschnitten des Substrats, auf der Gate-Stapelstruktur undentlang der Nitrid-Abstandsschicht ausgebildet ist; eine Oxid-Abstandsschicht,welche entlang eines Abschnitts der Nitrid-Linerschicht, welcherbenachbart zur Nitrid-Abstandsschicht liegt, ausgebildet ist; eineplanarisierte erste Isolationsschicht, welche auf der Nitrid-Linerschichtzwischen der Gate-Stapelstrukturund einer weiteren Gate-Stapelstrukturabgeschieden ist; eine weitere Isolationsschicht, welche aufder erste Isolationsschicht abgeschieden ist; eine Antireflex-Überzugsschicht,welche auf der weiteren Isolationsschicht abgeschieden ist, wobeidie Antireflex-Überzugsschichtstrukturiert und geätzt wird,um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden; freigelegte Abschnitte der weiteren Isolationsschicht, welcheunterhalb zumindest einer Öffnungin der Antireflex-Überzugsschichtliegen, geätztsind, um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden; freigelegteAbschnitte der ersten Isolationsschicht, welche unterhalb zumindesteiner Öffnung inder weiteren Isolationsschicht liegen, geätzt werden, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden; und freigelegte Abschnitteder Nitrid-Linerschicht, welche unterhalb zumindest einer Öffnung inder ersten Isolationsschicht liegen, geätzt sind, um zumindest eine Öffnung zumSubstrat auszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt ist. [32] Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement;wobei das Verfahren umfasst: Ausbilden einer Gate-Stapelstrukturauf einem Substrat, wobei die Gate-Stapelstruktur eine Nitrid-Kappenschicht alsihre oberste Schicht aufweist; Ausbilden einer Nitrid-Linerschichtzumindest auf einem freiliegenden Abschnitt des Substrats; Abscheideneiner Isolationsschicht auf die Nitrid-Linerschicht zwischen der Gate-Stapelstrukturund einer weiteren Gate-Stapelstruktur und Planarisieren derselben; Strukturierenund Ätzender Isolationsschicht, um zumindest eine Öffnung in der ersten Isolationsschicht zurNitrid-Linerschicht auszubilden; Ausbilden einer Oxid-Abstandsschichtin der Öffnung entlangvon Seitenwändender Gate-Stapelstruktur; und Ätzen vonfreigelegten Abschnitten der Nitrid-Linerschicht, welche unterhalb der Öffnung inder Isolationsschicht liegen, um zumindest eine Öffnung zum Substrat auszubilden,währenddie weitere Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. [33] Verfahren nach Anspruch 32, wobei die Gate-Stapelstrukturzumindest eine leitende Schicht umfasst und die Nitrid-Kappenschichtauf der leitenden Schicht ausgebildet wird. [34] Verfahren nach Anspruch 32 oder 33, welches fernerAusbilden einer Nitrid-Abstandsschicht entlang von Seitenwänden derGate-Stapelstruktur vor dem Ausbilden der Nitrid-Linerschicht umfasst. [35] Verfahren nach einem der Ansprüche 32 bis 34, wobei die Nitrid-Linerschichtauf freiliegenden Abschnitten des Substrats, auf der Gate-Stapelstrukturund entlang der Seitenwändeder Gate-Stapelstrukturausgebildet wird und die Oxid-Abstandsschichtentlang eines Abschnitts der Nitrid-Linerschicht, welcher benachbartzur Gate-Stapelstruktur liegt,ausgebildet wird. [36] Verfahren nach einem der Ansprüche 32 bis 35, wobei die Oxid-AbstandsschichtTetraethylorthosilikat umfasst. [37] Verfahren nach einem der Ansprüche 32 bis 36, wobei der Schrittdes Ausbildens einer Oxid-Abstandsschichtumfasst: Abscheiden einer Oxidschicht und anisotropes Ätzen vonAbschnitten der Oxidschicht, welche auf der Nitrid-Linerschichtund auf der Gate-Stapelstruktur liegen. [38] Verfahren nach einem der Ansprüche 32 bis 37, wobei die ersteIsolationsschicht ein dotiertes Oxid umfasst. [39] Verfahren nach einem der Ansprüche 32 bis 38, wobei die ersteIsolationsschicht bor/phosphordotiertes Silikatglas umfasst. [40] Verfahren nach einem der Ansprüche 32 bis 39, welches fernerAbscheiden einer weiteren Isolationsschicht auf die erste Isolationsschichtumfasst. [41] Verfahren nach Anspruch 40, welches ferner Abscheideneiner Antireflex-Überzugsschichtauf die weitere Isolationsschicht umfasst. [42] Verfahren nach Anspruch 41, wobei der Schritt desStrukturierens und ÄtzensStrukturieren und Ätzender Antireflex-Überzugsschicht,um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden, Ätzenvon freigelegten Abschnitten der weiteren Isolationsschicht, welcheunterhalb der Öffnungin der Antireflex-Überzugsschicht liegen,um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden, und Ätzen vonfreigelegten Abschnitten der ersten Isolationsschicht, welche unterhalbder Öffnungin der weiteren Isolationsschicht liegen, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden, umfasst. [43] Verfahren nach einem der Ansprüche 40 bis 42, wobei die weitereIsolationsschicht Tetraethylorthosilikat umfasst. [44] Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement;wobei das Verfahren umfasst: Ausbilden einer Gate-Stapelstrukturauf einem Substrat, wobei die Gate-Stapelstruktur zumindest eine leitendeSchicht aufweist und eine Nitrid-Kappenschicht,welche auf der leitenden Schicht ausgebildet wird, als ihre obersteSchicht aufweist; Ausbilden einer Nitrid-Abstandsschicht entlangvon Seitenwändender Gate-Stapelstruktur; Ausbilden einer Nitrid-Linerschichtauf einem freiliegenden Abschnitt des Substrats, auf der Gate-Stapelstrukturund entlang der Nitrid-Abstandsschicht; Abscheideneiner ersten Isolationsschicht auf der Nitrid-Linerschicht zwischender Gate-Stapelstruktur undeiner weiteren Gate-Stapelstruktur; Planarisierender ersten Isolationsschicht; Abscheiden einer weiteren Isolationsschichtauf der erste Isolationsschicht; Abscheiden einer Antireflex-Überzugsschichtauf der weiteren Isolationsschicht; Strukturieren und Ätzen derAntireflex-Überzugsschicht,um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden; Ätzenvon freigelegten Abschnitten der weiteren Isolationsschicht, welcheunterhalb der Öffnungin der Antireflex-Überzugsschichtliegen, um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden; Ätzen vonfreigelegten Abschnitten der ersten Isolationsschicht, welche unterhalbder Öffnungin der weiteren Isolationsschicht liegen, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden; Ausbilden einer Oxid-Abstandsschichtin der Öffnung entlangeines Abschnitts der Nitrid-Linerschicht,welcher benachbart zur Nitrid-Abstandsschichtliegt; Ätzenvon freigelegten Abschnitten der Nitrid-Linerschicht, welche unterhalb der Öffnung inder ersten Isolationsschicht liegen, um zumindest eine Öffnung zumSubstrat auszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt bleibt. [45] Halbleiterbauelementstruktur mit zumindest einerdarin ausgebildeten Öffnungfür einenKontakt; wobei die Halbleiterbauelementstruktur umfasst: eineGate-Stapelstruktur, welche auf einem Substrat ausgebildet ist,wobei die Gate-Stapelstruktur eine Nitrid-Kappenschicht als ihreoberste Schicht aufweist; eine Nitrid-Linerschicht, welchezumindest auf freiliegenden Abschnitten des Substrats ausgebildetist; eine planarisierte Isolationsschicht, welche auf die Nitrid-Linerschichtzwischen der Gate-Stapelstruktur undeiner weiteren Gate-Stapelstrukturabgeschieden ist, wobei die Isolationsschicht strukturiert und geätzt ist,um zumindest eine Öffnungzur Nitrid-Linerschicht auszubilden; und eine Oxid-Abstandsschichtin der Öffnungentlang von Seitenwändender Gate-Stapelstruktur ausgebildet ist; und die freigelegtenAbschnitte der Nitrid-Linerschicht, welcheunterhalb der Öffnungin der Isolationsschicht liegen, geätzt sind, um zumindest eine Öffnung zum Substratauszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt geblieben ist. [46] Halbleiterbauelementstruktur nach Anspruch 45, wobeidie Gate-Stapelstruktur zumindest eine leitende Schicht umfasstund die Nitrid-Kappenschicht auf der leitenden Schicht als ihreoberste Schicht ausgebildet ist. [47] Halbleiterbauelementstruktur nach Anspruch 45 oder46, welche ferner eine Nitrid-Abstandsschicht umfasst, welche entlangvon Seitenwänden derGate-Stapelstrukturvor dem Ausbilden der Nitrid-Linerschichtausgebildet ist. [48] Halbleiterbauelementstruktur nach einem der Ansprüche 45 bis47, wobei die Nitrid-Linerschicht auf den freiliegenden Abschnittendes Substrats, auf der Gate-Stapelstruktur und entlang der Sei tenwände derGate-Stapelstruktur ausgebildet ist; und die Oxid-Abstandsschichtentlang eines Abschnitts der Nitrid-Linerschicht, welcher benachbartzur Gate-Stapelstruktur liegt, ausgebildet ist. [49] Halbleiterbauelementstruktur nach einem der Ansprüche 45 bis48, wobei die Oxid-Abstandsschicht Tetraethylorthosilikat umfasst. [50] Halbleiterbauelementstruktur nach einem der Ansprüche 45 bis49, wobei die Isolationsschicht ein dotiertes Oxid umfasst. [51] Halbleiterbauelementstruktur nach einem der Ansprüche 45 bis50, wobei die Isolationsschicht Bor/Phosphor dotiertes Silikatglasumfasst. [52] Halbleiterbauelementstruktur nach einem der Ansprüche 45 bis51, welche zusätzlicheine weitere Isolationsschicht umfasst, die auf der erste Isolationsschichtabgeschieden ist; wobei freigelegte Abschnitte der ersten Isolationsschicht,welche unterhalb zumindest einer Öffnung in der weiteren Isolationsschichtliegen, geätztsind, um zumindest eine Öffnungin der ersten Isolationsschicht auszubilden. [53] Halbleiterbauelementstruktur nach Anspruch 52, welchezusätzlicheine Antireflex-Überzugsschichtumfasst, die auf der weiteren Isolationsschicht abgeschieden ist,wobei die Antireflex-Überzugsschichtstrukturiert und geätztist, um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden, und freigelegte Abschnitte der weiteren Isolationsschicht,welche unterhalb zumindest einer Öffnung in der Antireflex-Überzugsschichtliegen, geätzt sind,um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden. [54] Halbleiterbauelementstruktur nach Anspruch 52 oder53, wobei die weitere Isolationsschicht Tetraethylorthosilikat umfasst. [55] Halbleiterbauelementstruktur mit zumindest einerdarin ausgebildeten Öffnungfür einenKontakt; wobei die Halbleiterbauelementstruktur umfasst: eineGate-Stapelstruktur, welche auf einem Substrat ausgebildet ist,wobei die Gate-Stapelstruktur zumindest eine leitende Schicht aufweistund eine Nitrid-Kappenschicht, welche auf der leitenden Schicht ausgebildetwird, als ihre oberste Schicht aufweist; eine Nitrid-Abstandsschicht,welche entlang von Seitenwändender Gate-Stapelstruktur ausgebildet ist; eine Nitrid-Linerschicht,welche auf freiliegenden Abschnitten des Substrats, auf der Gate-Stapelstruktur undentlang der Nitrid-Abstandsschicht ausgebildet ist; eine planarisierteerste Isolationsschicht, welche auf die Nitrid-Linerschicht zwischender Gate-Stapelstrukturund einer weiteren Gate-Stapelstrukturabgeschieden ist; eine weitere Isolationsschicht, welche aufder ersten Isolationsschicht abgeschieden ist; eine Antireflex-Überzugsschicht,welche auf der weiteren Isolationsschicht abgeschieden ist, wobeidie Antireflex-Überzugsschichtstrukturiert und geätztist, um zumindest eine Öffnungin der Antireflex-Überzugsschichtauszubilden; freigelegte Abschnitte der weiteren Isolationsschicht, welcheunterhalb zumindest einer Öffnungin der Antireflex-Überzugsschichtliegen, geätztwerden, um zumindest eine Öffnungin der weiteren Isolationsschicht auszubilden; freigelegteAbschnitte der ersten Isolationsschicht, welche unterhalb zumindesteiner Öffnungin der weiteren Isolationsschicht liegen, geätzt sind, um zumindest eine Öffnung inder ersten Isolationsschicht auszubilden; eine Oxid-Abstandsschichtin der Öffnungin der ersten Isolationsschicht entlang eines Abschnitts der Nitrid-Linerschicht,welcher benachbart zur Nitrid-Abstandsschicht liegt, ausgebildetist; und freigelegte Abschnitte der Nitrid-Linerschicht, welche unterhalbzumindest einer Öffnungin der ersten Isolationsschicht liegen, geätzt sind, um zumindest eine Öffnung zumSubstrat auszubilden, währenddie Nitrid-Kappenschicht im Wesentlichen unversehrt ist.
类似技术:
公开号 | 公开日 | 专利标题 US8624350B2|2014-01-07|Semiconductor device and method of fabricating the same US7160785B1|2007-01-09|Container capacitor structure and method of formation thereof US7811881B2|2010-10-12|Methods for forming semiconductor structures with buried isolation collars and semiconductor structures formed by these methods US7307305B2|2007-12-11|Semiconductor device US6426526B1|2002-07-30|Single sided buried strap JP4512880B2|2010-07-28|半導体装置作製における垂直向きコンデンサ用支持体 KR100458772B1|2004-12-03|반도체 디바이스 및 그 형성 방법 US6621112B2|2003-09-16|DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication KR100476690B1|2005-03-18|반도체 장치 및 그 제조방법 US6479370B2|2002-11-12|Isolated structure and method of fabricating such a structure on a substrate US6426252B1|2002-07-30|Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap US6649510B2|2003-11-18|Method of forming semiconductor memory device using a double layered capping pattern KR100553835B1|2006-02-24|캐패시터 및 그 제조 방법 JP5361626B2|2013-12-04|Manufacturing method of memory device having recessed gate structure US6010941A|2000-01-04|Method of forming a capacitor KR100624872B1|2006-09-19|Dynamic Random Access Memory KR100339683B1|2002-06-05|반도체 집적회로의 자기정렬 콘택 구조체 형성방법 US7101783B2|2006-09-05|Method for forming bit-line of semiconductor device KR100495579B1|2005-06-16|메모리 어레이 형성 방법 US6930014B2|2005-08-16|Method of forming semiconductor device capacitor bottom electrode having cylindrical shape US7105403B2|2006-09-12|Double sided container capacitor for a semiconductor device and method for forming same KR100562235B1|2006-03-22|실리콘-온-절연체에 동적 랜덤 액세스 메모리 어레이를포함하는 집적 회로 형성 방법 및 그 집적 회로 US5733808A|1998-03-31|Method for fabricating a cylindrical capacitor for a semiconductor device TWI271806B|2007-01-21|Method for fabricating semiconductor device US7488651B2|2009-02-10|Method of making vertical transistor structures having vertical-surrounding-gates with self-aligned features
同族专利:
公开号 | 公开日 DE102004016705B4|2008-04-17| US20040195607A1|2004-10-07| US6960523B2|2005-11-01|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2004-11-25| OP8| Request for examination as to paragraph 44 patent law| 2008-05-29| 8327| Change in the person/name/address of the patent owner|Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US Owner name: QIMONDA AG, 81739 MUENCHEN, DE | 2008-10-09| 8364| No opposition during term of opposition| 2010-02-18| 8339| Ceased/non-payment of the annual fee|
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|